Bus điều khiển là gì

CÂU TRUC MAY TINH

CHƯƠNG 2: BUS VÀ TRUYỀN THÔNG TIN
TRONG MÁY TÍNH


Nôi dung cua chương 2
2.1. Định nghĩa Bus
2.2. Phân loại Bus
2.3. Bus mở rộng


2.1. Định nghĩa Bus
Bus là đường truyền tín hiệu điện nối các thiết bị khác
nhau trong một hệ thống máy tính.
Bus có nhiều dây dẫn được gắn trên mainboard, trên
các dây này có các đầu nối đưa ra, các đầu này được
sắp xếp và cách nhau những khoảng quy định để có
thể cắm vào đó những I/O board hay board bộ nhớ
[bus hệ thống system bus]


2.1. Định nghĩa Bus [tiếp]
Các bus chức năng:
Bus địa chỉ
Bus dữ liệu
Bus điều khiển
Độ rộng bus: là số đường dây của bus có thể truyền
các bit thông tin đồng thời [chỉ dùng cho bus địa chỉ và
bus dữ liệu].

Bus địa chỉ
Chức năng: vận chuyển địa chỉ để xác định ngăn nhớ
hay cổng vào-ra
Độ rộng bus địa chỉ: xác định dung lượng bộ nhớ cực
đại của hệ thống.
Nếu độ rộng bus địa chỉ là N bit :
AN-1, AN-2, ... A2, A1, A0
có thể đánh địa chỉ tối đa cho 2N ngăn nhớ
Ví dụ: Bộ xử lý Pentium có bus địa chỉ 32 bit
không gian địa chỉ là 232 byte = 4GBytes [đánh
địa chỉ theo byte]


Bus dữ liệu
Chức năng:
vận chuyển lệnh từ bộ nhớ đến CPU
vận chuyển dữ liệu giữa CPU, các mô đun nhớ và mô đun
vào-ra với nhau
Độ rộng bus dữ liệu: Xác định số bit dữ liệu có thể được trao
đổi đồng thời.
M bit: DM-1, DM-2, ... D2, D1, D0
M thường là 8, 16, 32, 64,128 bit.
Ví dụ: Các bộ xử lý Pentium có bus dữ liệu 64 bit


Bus điều khiển
Chức năng: vận chuyển các tín hiệu điều khiển
Các loại tín hiệu điều khiển:
Các tín hiệu phát ra từ CPU để điều khiển mô-đun nhớ và

mô-đun vào-ra
Các tín hiệu từ mô-đun nhớ hay mô-đun vào-ra gửi đến yêu
cầu CPU.


Đặc điểm của cấu trúc đơn bus
Bus hệ thống chỉ phục vụ được một yêu cầu trao đổi dữ liệu tại
một thời điểm
Bus hệ thống phải có tốc độ bằng tốc độ bus của mô-đun nhanh
nhất trong hệ thống
Bus hệ thống phụ thuộc vào cấu trúc bus [các tín hiệu] của bộ
xử lý các mô-đun nhớ và các mô-đun vào-ra cũng phụ thuộc vào
bộ xử lý.
Vì vậy cần phải phân cấp bus đa bus


Phân cấp bus trong máy tính
Phân cấp bus cho các thành phần:
Bus của bộ xử lý
Bus của bộ nhớ chính
Các bus vào-ra
Phân cấp bus khác nhau về tốc độ
Bus bộ nhớ chính và các bus vào-ra không phụ thuộc vào bộ xử
lý cụ thể


Các bus điển hình trong PC
Bus của bộ xử lý [Front Side Bus - FSB]: có tốc độ nhanh nhất
Bus của bộ nhớ chính [nối ghép với các mô-đun RAM]
AGP bus[Accelerated Graphic Port] - Bus đồ họa tăng tốc: nối

ghép card màn hình tăng tốc.
PCI bus[Peripheral Component Interconnect]: nối ghép với các
thiết bị ngoại vi có tốc độ trao đổi dữ liệu nhanh.
USB [Universal Serial Bus]: Bus nối tiếp đa năng
IDE [Integrated Device Electronics]: Bus kết nối với ổ đĩa cứng
hoặc ổ đĩa CD, DVD


Máy tính pentim 4 dùng Chipset 845


2.2. Phân loại Bus
Các bus trong hệ thống máy tính


2.2. Phân loại Bus [tiếp]
Bus thương phân loai theo 3 cach sau:
Theo tô chưc phân cưng
Theo giao thưc truyên thông [bus đông bô va không
đông bô]
Theo loai tin hiêu truyên trên bus [bus đia chi, bus
dư liêu...]


2.2. Phân loại Bus [tiếp]
1. Bus hệ thống:
Thương co nhiêu thiêt bi nôi vơi bus.
Môt sô la tich cưc [master]
Môt sô chơ yêu câu tư cac thiêt bi khac [slave]
Vi du:

CPU ra lênh cho bô điêu khiên đia đoc/ghi môt
khôi dl thi CPU la master con đia la slave.
Bô điêu khiên đia ra lênh cho bô nhơ nhân dư
liêu thi no lai giư vai tro master


2. Bus Driver và Bus Receiver
Tín hiệu trong máy tính phát ra thường không đủ để điều khiển
bus nhất là khi bus khá dài và có nhiều thiết bị nối với nó các
bus master được nối với bus thông qua 1 chip gọi là bus driver
[ cơ bản nó là bộ khuếch đại tín hiệu số.
Slave được nối với bus thông qua bus receiver.
Đối với các thiết bị khi là master, khi là slave người ta dùng 1 chip
kết hợp gọi là transceiver.


3. Bus đồng bộ - Synchronous bus
Co môt đương điêu khiên bơi môt bô dao đông
thach anh.
Tin hiêu co dang đương song vuông vơi tân sô
5MHz đên 50MHz.
Moi hoat đông cua bus xây ra trong môt sô nguyên
lân chu ky va đươc goi la chu ky bus.


3. Bus đồng bộ - Synchronous bus [tiếp]
Gian đô thơi gian cua bus đông bô


3. Bus đồng bộ - Synchronous bus [tiếp]

Read cylce: chu ky đoc
φ xung clock
Address: đia chi
Data: dư liêu
MREQ: tin hiêu yêu câu bô nhơ
RD: tin hiêu yêu câu đoc.
Memory address to be read: đia chi bô nhơ đa ôn
đinh


4. Bus bât đông bô-Asynchronous bus
Không sư dung xung clock đông bô
Chu ky co thê keo dai tuy y va co thê khac nhau đôi
vơi cac câp thiêt bi khac nhau.
Chủ yếu gồm 4 tín hiệu sau:
MSYN tích cực
SSYN bù tích cực để đáp lại tín hiệu MSYN
MSYN được đảo để đáp lại tín hiệu SSYN bù
[tích cực]
SSYN bù được đảo để đáp lại tín hiệu MSYN
không tích cực


4. Bus bât đông bô-Asynchronous bus [tiếp]


5. Phân xử bus
Không phai chi co CPU lam bus master
Cac chip I/O cung co luc lam bus master co thê đoc
hay ghi bô nhơ va goi ngăt.

Điêu gi xay ra khi 2 thiêt bi trơ lên cân lam bus
master.
Cơ chê phân xư bus.


6. Phân xử bus tập trung
Nhiêu vi xư ly co đơn vi phân xư đươc chê tao năm
ngay trong chip CPU.
Trong môt sô may tinh mini đơn vi nay năm ngoai chip
CPU
Theo cơ chê nay thi bô phân xư [arbiter] chi co thê biêt
co yêu câu chiêm dung bus bay không ma không biêt
co bao nhiêu đơn vi muôn chiêm dung bus.
Khi arbiter nhân đươc yêu câu no se phat ra môt tin
hiêu cho phep trên đương dây [bus grant: cho phep sư
dung bus] đương dây nay nôi qua tât ca cac I/O
theo kiêu nôi tiêp.


6. Phân xử bus tập trung [tiếp]
Phân xư bus tâp trung môt mưc nôi tiêp.


6. Phân xử bus tập trung [tiếp]
Phân xư bus tâp trung 2 mưc


9. Phân xư bus không tâp trung
Cơ chê đươc thưc hiên như sau: